hp 33120A Option 001 Phaselock/TCXO Timebaseの内容と簡単な動作検証
https://www.keysight.com/jp/ja/assets/7018-06809/data-sheets/5968-0125.pdf   より抜粋

33120A内部TCXO（2ppm）基準使用時の768kHz MasterClock周波数安定度
周波数偏差　約-1.07ppm　　　σy(1s) = 3.1E-10　 ←　TCXOの安定度なのでこんなものだが...　MasterClockは無理

hp 10811-60109 10MHz外部基準入力時の768kHz MasterClock周波数安定度
周波数偏差　0ppm　　σy(1s) = 3.2E-11   ← 10811-60109より安定度が1桁劣るが、所詮PLL出力なので....　MasterClock どうだろ？？